Los pasados días 12 a 15 de Mayo, los miembros de la Cátedra Chip Cantabria (C3), Borja Pérez Pavon, Eugenio Villar y Raúl Gómez tuvieron ocasión de participar en el RISC-V Summit Europe 2025. Borja Pérez, como Presidente del Comité de Programa. En esta ocasión, el evento tuvo lugar en París y volvió a constituir el punto de encuentro de la comunidad Europea e internacional de RISC-V. Una cita imprescindible para conocer de primera mano los últimos avances en torno a este microprocesador de código abierto y sus aplicaciones. Desde la Cátedra, felicitamos a Borja Pérez, de C3,  y a Teresa Cervero del BSC, Presidenta del Comité de Dirección,  por la excelente organización como máximos responsables del evento. Eugenio Villar presentó una demostración de Spike-RTL, la herramienta de co-simulación HW/SW desarrollada en el proyecto Misiones, SoÑamos. La herramienta permite aprovechar la velocidad de simulación de Spike para acelerar la simulación de SW en el modelo virtual manteniendo la precisión en la simulación del resto de la arquitectura HW lo que permite lograr cuasi-precisión de ciclo de reloj.